# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-274239

(43)Date of publication of application: 05.10.2001

(51)Int.CI.

# H01L 21/768

(21)Application number: 2000-088970

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

28.03.2000

(72)Inventor: AZUMA KAZUYUKI

MATSUNAGA NORIAKI


# (54) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent capacitance increase between wirings, in the case where a laminated film made of a high dielectric film and a low dielectric

film is used as an interlayer insulating film.

SOLUTION: A high dielectric film 4 and a low dielectric film 5 are formed successively on an interlayer insulating film 2, in which a metal wiring 3 is buried. Next, a via hole 6 and a wiring trench 7 are formed in the high dielectric film 4 and the low dielectric film 5 through etching. Here, the etching time is controlled so that the bottom of the wiring trench 7 does not reach the high dielectric film 4. whereby the bottom of the wiring trench 7 exists in the low dielectric film 5. Then, a DD wiring 8 is buried in the via hole 6 and the wiring trench 7.



#### FGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of

rejection [Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

24.01.2003

# (19)日本図特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-274239 (P2001-274239A)

(43)公開日 平成13年10月5日(2001.10.5)

(51) Int.Cl.7 HO1L 21/768 織別記号

FΙ HO1L 21/90

テーマコート\*(参考) M 5F033

審査請求 未請求 請求項の数9 OL (全 6 頁)

(21)出願番号	特顧2000-88970( P2000-88970)	(71)出顧人	000003078 株式会社東芝	
(22) 出顧日 .	平成12年3月28日(2000.3.28)	(72)発明者	東京都港区芝浦一丁目1番1号	
		(12/32/37/2		株
		(72)発明者	松永 範昭 神奈川県横浜市磯子区新杉田町8番地 式会社東芝横浜事楽所内	株
		(74)代理人	100058479	


最終頁に続く

# (54) 【発明の名称】 半導体装置およびその製造方法

## (57) 【要約】

【課題】層間絶縁膜として、高誘電率膜/低誘電率膜の 積層膜を用いた場合における、配線間容量の上昇を防止 すること。

【解決手段】金属配線3が埋込み形成されている層間絶 緑膜2上に、高誘電率膜4、低誘電率膜5を順次形成す る。次に高誘電率膜4、低誘電率膜5にヴィアホール6 おより配線溝7をエッチングにより形成する。このと き、配線溝7の底面が高誘電率膜4に達しないようにエ ッチング時間を制御し、配線構7の底面が低誘電率膜5 内に存在するように形成する。その後、ヴィアホール6 および配線溝7内にDD配線8を埋め込み形成する。



【特許請求の範囲】

【請求項1】表面に保護膜が形成された第1の配線層を 有する半導体基板と、

この半導体基板上に形成され、第1の絶縁膜と、この第 1の絶縁膜上に形成され、前記第1の絶縁膜よりも誘電 率が低い第2の絶縁膜とを含む積層構造の層間絶縁膜で あって、溝底面が前記第2の絶縁膜内に存在する配線溝 と、この配線溝と前記第1の配線層とを繋げるための接 続孔が形成された層間絶縁膜と、

前記接続孔および前記配線溝の内部に埋め込まれた第2 10 の配線層とを具備してなることを特徴とする半導体装 習.

【請求項2】表面に保護膜が形成された第1の配線層を 有する半導体基板と、

この半導体基板上に形成され、第1の絶縁膜と、この第 1の絶縁膜上に形成され、前記第1の絶縁膜よりも誘電 率が低い第2の絶縁膜とを含む積層構造の層間絶縁膜で あって、溝底面が前記第2の絶縁膜内に存在する配線溝 と、この配線溝と前記第1の配線層とを繋げるための接 続孔が形成された層間絶縁膜と、

前記接続孔の内部に埋め込まれたプラグと、

前記配線溝の内部に埋め込まれた第2の配線層とを具備 してなることを特徴とする半導体装置。

【請求項3】前記第2の絶縁膜は、積層構造の絶縁膜で あることを特徴とする請求項2に記載の半導体装置。 【請求項4】前記保護膜は、拡散防止膜、バリアメタル 膜および酸化防止膜の少なくとも一つとして使用される

膜であることを特徴とする請求項1または2に記載の半 **適体装置。** 【請求項5】前記第1の絶縁膜は、前記第2の絶縁膜よ 30

りも機械的強度が強いことを特徴とする請求項1または 請求項2に記載の半導体装置。

【請求項6】前記第1の絶縁膜は、前記第2の絶縁膜よ りもヤング率または硬度が高いことを特徴とする請求項 1 主たは請求項2に記載の半導体装置。

【請求項7】表面に保護膜が形成された第1の配線層を 有する半導体基板上に、第1の絶縁膜、この第1の絶縁 膜よりも誘電率が低い第2の絶縁膜を順次形成し、前記 第1および第2の絶縁膜を含む積層構造の層間絶縁膜を 形成する工程と、

前記層間絶縁膜をエッチングして、溝底面が前記第2の 絶縁膜内に存在する配線溝と、この配線溝と前記第1の 配線層とを繋げるための接続孔を形成する工程と、 前記接続孔および前記配線溝の内部を埋め込むように、

前記層間絶縁膜上に導電膜を堆積する工程と、

前記接続孔および前記配線溝の外部の前記導電膜を除去 し、前記接続孔および前記配線溝の内部に前記導電膜か らなる第2の配線層を形成する工程とを有することを特 激とする半導体装置の製造方法。

【請求項8】表面に保護膜が形成された第1の配線層を 50

有する半導体基板上に、第1の絶縁膜、この第1の絶縁 膜よりも誘電率が低い第2の絶縁膜を順次形成し、前記 第1および第2の絶縁膜を含む積層構造の層間絶縁膜を 形成する工程と、

前記層間絶縁膜をエッチングして、前記第1および第2 の絶縁膜を貫通し、前記第1の配線層とを繋げるための 接続孔を形成する工程と、

前記接続孔の内部にプラグを形成する工程と、

前記第2の絶縁膜上に前記第1の絶縁膜よりも誘電率が

低い第3の絶縁膜を形成する工程と、 この第3の絶縁膜をエッチングして、溝底面が前記第1 の絶縁膜に達しない、前記プラグに繋がる配線溝を形成

前記配線溝の内部を埋め込むように、前記第3の絶縁膜 上に導電膜を堆積する工程と、

前記配線溝の外部の前記導電膜を除去し、前記配線溝の 内部に前記導電膜からなる第2の配線層を形成する工程 とを有することを特徴とする半導体装置の製造方法。

【請求項9】前記保護膜は、拡散防止膜、バリアメタル 膜および酸化防止膜の少なくとも一つとして使用される 膜であることを特徴とする請求項7または8に記載の半 導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、層間絶縁膜として 高誘電率膜/低誘電率膜の積層絶縁膜を用いた半導体装 置およびその製造方法に関する。

[0002]

【従来の技術】半導体装置の高集積化・高速化に伴い、 配線間容量および層間容量の低減化が求められており、 そのために金属配線の低抵抗化技術および層間絶縁膜の 低誘電率化技術の開発が進んでいる。

【0003】層間絶縁膜の低誘電率化技術としては、従 来から使用されてきたSiOzよりも低い誘電率(< を有する、いわゆるiow-kと呼ばれている材料 の導入が知られている。

【0004】しかし、この種の低誘電率材料からなる絶 緑膜(低誘電率膜)には、以下の問題があることが指摘 されている。すなわち、低誘電率膜は、一般に、ヤング 40 率や硬度が低く、層間絶縁膜として用いるために膜厚を 厚くすると、クラックが発生するという問題がある。

【0005】このような問題を解決する方法として、図 5に示すように、クラック防止用のCVD酸化膜等の高 誘電率膜81上に、低誘電率膜82を形成するという、 積層構造の層間絶縁膜が提案されている。

【0006】しかし、この解決策にも、以下に説明する ように、問題があることが指摘されている。図6は、上 述した積層構造の層間絶縁膜を用いた、従来のデュアル ダマシン配線(以下、DD配線という)83を示す断面 図である。

[0007] 図から分かるように、DD配線83の下部 角部84は、高誘電半膜81とコンタクトしている。そ のため、上記コンタクト師分で電界の集中が起こり、配 線間容配が上昇してしまう。すなわち、低誘電半膜82 を用いる効果が薄れてしまうという問題があった。

### [0008]

【発明が解決しようとする課題】上述の如く、低誘電率 販の欠点(低ヤング車、低硬度)を補うために、高誘電 率膜/低誘電半膜の積層構造の層間絶線膜が提案されて いた。しかし、この種の層間絶線膜を用いたDD配線 は、その下部角部が高誘電半膜とコンタクトするため に、低誘電半膜を用いる効果が薄れてしまうという問題 があった。

[0009] 本発明は、上記事情を考慮してなされたもので、その目的とするところは、高誘電率膜/低誘電率膜の積層構造の層間絶線膜を用いた場合における、高誘電率膜の悪影響を軽減できる半導体装置およびその製造方法を提供することにある。

#### [0010]

【課題を解決するための手段】本館において開示される 20 発明のうち、代表的なものの概要を簡単に説明すれば下 窓の通りである。すなわち、上記目的を達成するために、本発明に係る半導体基度は、表面に保護験が形成された第1の配線個を有する半導体基板と、この半算の機模上に形成され、第1の絶線膜と、この第1の絶線膜上に形成され、前記第1の絶線膜と、この第1の絶線膜上に形成され、前記第1の絶線膜と、10 訪覧率が低い第2 の絶線膜とを含む頻密構造の層間絶線膜であって、溝底面が前記第2の絶線膜内に存在する配線溝と、この配線 潰と前記第10 配線層とを繋げるための接続れが形成された層間絶線膜と、前記接続れおよび前記配線溝の内部 30 に埋め込まれた第2の配線層とを備えていることを特徴 とする。

【0011】ここで、保護膜が絶縁性のものである場合、上記接続礼は保護膜にも形成されることになる。また、保護膜は、第1の配線層と同一面内の領域全体に形成されていても良いし、おいに第1の配線層の表面に選択的に形成されていても良い(接続孔がある場合、その部分には保護順は存在しない)。次の半導体装置の製造方法においても同様である。

[0012]また、本苑明に係る半導体装置の製造方法 40 は、表面に保護膜が形成された第1の配線層を有する半 導体基板上に、第1つ絶線標を 1の第1の絶線標よりも 誘電率が低い第2の絶線標を電か形成し、前記第1およ び第2の絶線膜を含む相関構造の層間絶線膜を形成する 工程と、前記層間絶線膜をエンゲして、排底面が前 記第1の配線層とで繋げるための接続孔を形成する工程 と、前記機能引むよび前記配線膜の内部を埋め込むよう に、前記層間絶線膜上に導電膜を堆積する工程と、前記 接続孔および前記配線構の外部の間記導で解を 接続孔および前記配線構の外部の前記導で脈を除去し、50 前記接続孔および前記配線溝の内部に前記導電膜からなる第2の配線層を形成する工程とを有することを特徴と する。

[0013] このような構成でわれば、配線構の底面が 第2の絶縁膜(低誘電半膜) 内に存在するので、配線構 の内部の配線層の下部角部が第1 の絶縁膜(高誘電半 膜) とコンタクトすることはない。したがって、配線構 の内部の配線層の下部角部でで電界集中の発生など、第 1の絶縁膜(高誘電半膜)の悪影響を経験できるように 10 なる。本発明の上配ならびにその他の目的と新規な特徴 は、本明細音の記載および終付図面によって明らかにな るである。

# [0014]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態(以下、実施形態という)を説明する。 【0015】図1は、本発明の一実施形態に係るDD配 線の形成方法を示す工程断面図である。

【0016】図1(a)は、シリコン基板1上に第1の 配線層を形成した段階の断面図を示しており、2は層間 を操験、3は金属配線を示している。なお、実際には、 第10配線と層間絶縁膜2との間には、図示しない拡散 防止膜(例えば510膜、51N膜)やパリアメタル膜 (例えば71N限)や酸化防止膜等の保護販が形成されている。ここで、例えばパリアメタル膜は第1の配線が 反応することを防止するための膜であるが、パリアメタ ル膜の材料によっては、酸化防止膜料は砂酸化防止防 少なくとも一方の機能も同時に持つことになる。他の膜 についても同様であるが、全ての機能を同時に持つため には増発性の膜である必要がある。

【0017】層間絶縁膜2は例えば通常のSiO2 膜、 あるいは次に説明する、高誘電率膜/低誘電率膜の鎖層 構造の層間絶縁膜でも良い。金属配線3は例えばRIE 配線、あるいは次に説明するDD配線である。

【0019】吹に図1(c)に示すように、図示しない 保護際、高誘電車膜4および低誘電車膜5をエッチング して、金属配線3に対してのヴィアホール6および配線 溝7を形成する。なお、図中右側の配線橋の下のヴィア ホールは他の断面にあり、図には示していない。また、 50 ヴィアホール6、配線線7を作る順下は、どちらが先で も良い。

【0020】ここで、従来と異なる点は、配線溝7の底 面は低誘電率膜5内にあり、高誘電率膜4までは違して いないことにある。このような配線溝7は、エッチング 時間を制御することで形成することができる。

【0021】次に図1 (d) に示すように、ヴィアホー ル 6 および配線溝 7 の内部を埋め込むように、DD配線 となる金属膜8を全面に堆積する。金属膜8は、例えば A l 膜またはC u 膜である。なお、実際のダマシンプロ セスでは、ライナー膜や拡散防止膜等の下地膜を形成し てから金属膜8を形成するが、ここでは説明を簡単にす るために省略してある。

【0022】最後に、図1 (e) に示すように、低誘電 率膜5上の金属膜8を化学的機械的研磨法を用いて研磨 し、ヴィアホール6および配線溝7の外部の不要な金属 膜8を除去し、表面を平坦化してDD配線8 (第2の配 線層)が完成する。

【0023】本実施形態のDD配線8は、図1 (e) か ら明らかのように、DD配線8の下部角部9は、低誘電 率膜5と接しているため、高誘電率膜4の悪影響を受け 20 ずに済む。したがって、DD配線8の下部角部9におけ る電界集中は起こらず、低誘電率膜5を用いることの効 果(例えば配線間容量の低減化)を十分に享受できるよ

うになる。 【0024】本発明者等は、本発明による配線間容量の 低減化の効果を調べるために、以下のようなシミュレー ションを行った。

【0025】図2は、シミュレーションに用いた従来お よび本発明のDD配線構造のモデルを示す図である。図 中、11~13は絶縁膜、14,15は配線を示してい 30 る。各パラメータの値は次の通りである。すなわち、絶 緑膜11の比誘電率kは2、7、第2の絶縁膜の比誘電 率 k は 4. 1、第3の絶縁膜の比誘電率 k は 6. 8、L /S/Tは0. 20/0. 20/0. 35 [μm]、配 線溝の底面からその下の絶縁膜12までの距離 (浮かし 距離)は50nmである。

【0026】上記条件で配線14,15の間の線間比誘 電率keffを調べた結果、従来のDD配線構造の場合、 線間比誘電率 k effが3、21 であったのに対し、本発 明のDD配線構造の場合、線間比誘電率keffが3.3 4であり、従来よりも3.9%も低くできることが明ら かになった。

【0027】さらに、浮かし距離の値を200nmに し、その他のパラメータの値は変えずに、本発明のDD 配線構造の線間比誘電率keffを調べたところ、その値 は3、19であり、従来よりも4、5%も低くできるこ とを確認した。

【0028】図3に、図1のDD配線の変形例を示す。 これは、配線構7が低誘電率膜5と高誘電率膜10との 積層絶線膜に形成されている例である。この場合、配線 50 ダマシン配線構造のモデルを示す図

溝7を形成する絶縁膜は、高誘電率膜10を含んでいる が、DD配線8の下部角部は低誘電率膜5とコンタクト するので、本実施形態と同様な効果が得られる。.

【0029】以上、本発明の実施形態について説明した が、本発明はこれに限定されるものではない。例えば、 上記実施形態では、ダマシン配線として特にDD配線の 場合について説明したが、本発明はシングルダマシン配 線 (SD配線) にも適用できる。

【0030】図4に、本発明をSD配線に適用した場合 の図1に相当する工程断面図を示す。なお、図1と対応 する部分には図1と同一符号(添字が異なるものを含 む)を付してあり、詳細な説明は省略する。

【0031】図1に示したDD配線8の場合、プラグと 配線は同じ金属膜により、同時に形成される。しかし、 S D配線の場合、図4に示すように、プラグ8pと配線 8 wはそれぞれ別の工程で形成される。

【0032】また、本発明のSD配線が従来のそれとな る点は、配線の下部角部と低誘電率膜とがコンタクトす る構造を実現するために、低誘電率膜5を第1の低誘電 率膜51 と第2の低誘電率膜52 との積層膜にしたこと にある。

【0033】このような構成にすれば、図4(c),

(d) に示すプラグ8pの形成工程、図4 (e)~

(g) に示す配線8wの形成工程に従って、配線8wの 下部角部と第1の低誘電率膜51 とがコンタクトする構 造を形成することができる。

【0034】また、上記実施形態では、シリコン基板1 上の金属配線3とコンタクトするDD配線の場合につい て説明したが、シリコン基板1の表面のソース/ドレイ ン拡散層などのように、基板表面の不純物拡散層とコン タクトするDD配線に対しても本発明は有効である。

【0035】さらに、上記実施形態では、通常のシリコ ン基板を用いたが、寄生容量を減らし、より高速なデバ イスを作成するために、SOI基板を用いてもよい。ま た、活性領域がSiGeからなる半導体基板を用いても よい。

【0036】その他、本発明の要旨を逸脱しない範囲 で、種々変形して実施できる。

[0037]

【発明の効果】以上詳説したように本発明によれば、配 線溝の底面が第2の絶縁膜(低誘電率膜)内に存在し、 配線溝の内部の配線の下部角部が第1の絶縁膜(高誘電 率膜) とコンタクトすることがなくなるので、第1の絶 縁膜の悪影響を軽減できる半導体装置およびその製造方 はか事項できるようになる。

【図面の簡単な説明】

【図1】 本発明の一実施形態に係るダマシン配線の形成 方法を示す工程断面図

【図2】 シミュレーションに用いた従来および本発明の

-4-

【図3】図1のダマシン配線の変形を示す断面図

【図4】 本発明をシングルダマシン配線に適用した場合の図1に相当する工程断面図

の図しに相当する工程断回図

【図5】低誘電率膜を層間絶縁膜として用いる場合の問題点(クラック)を解決した積層構造の層間絶縁膜を示す断面図

【図6】図4の積層構造の層間絶縁膜を用いた従来のダマシン配線を示す断面図

【符号の説明】

1…シリコン基板

2…層間絶縁膜

3…金属配線

4…高誘電率膜 (第1の絶縁膜)

5…低誘電率膜 (第2の絶縁膜)

5: …低誘電率膜 (第2の絶縁膜)

52 …低誘電率膜 (第3の絶縁膜)

6 …ヴィアホール 7 …配線溝

8…ダマシン配線(金属膜)


8 p…プラグ

8 w…配線

9 …下部角部

10 10…高誘電率膜 11~13…絶縁膜

14,15…配線



[図6]



# フロントページの続き

Fターム(参考) 5F033 GG00 GG01 HH08 HH11 JJ01

JJ08 JJ11 KK01 KK07 KK33 KK36 MM01 MM02 0037 0048 RR01 RR04 RR06 RR11 RR21 RR25 SS04 SS15 TT01 TT04

WW09 XX23 XX27